L’architecture RISC-V s’impose aujourd’hui comme une révolution discrète mais profonde dans le monde des microprocesseurs. Née dans le giron universitaire, cette technologie de processeur « libre » – c’est-à-dire ouverte et sans redevance de licence – suscite un engouement mondial. En Europe, un vaste consortium vient ainsi de lancer le projet DARE pour développer des puces de supercalculateurs basées sur RISC-V, avec l’ambition affichée de renforcer la souveraineté numérique du continent. Simultanément, en Chine, les autorités encouragent massivement l’adoption de RISC-V pour gagner en indépendance technologique face aux sanctions étrangères. Et aux quatre coins du globe, des géants industriels comme Google ou NVIDIA intègrent déjà RISC-V au cœur de leurs produits pour profiter de sa flexibilité. Comment cette architecture née il y a peu est-elle devenue un enjeu stratégique pour le « libre » et la maîtrise technologique ? Dans cet article au ton journalistique et pédagogique, nous explorons les origines de RISC-V, ses promesses pour les communautés open source et la souveraineté, sa comparaison avec les architectures dominantes (ARM, x86), les premiers retours d’expérience concrets, ainsi que les défis qui l’attendent.
Naissance de RISC-V : une architecture ouverte issue de la recherche
Derrière l’acronyme RISC-V (prononcé “risk-five”) se cache le cinquième projet de microprocesseur à jeu d’instructions réduit (Reduced Instruction Set Computer) mené à l’Université de Californie, Berkeley, depuis les années 1980. Initiée en 2010 par une équipe académique emmenée par le professeur David Patterson, l’architecture RISC-V a été publiée en accès libre avec une version stable en 2017. Concrètement, RISC-V n’est pas une puce en soi mais un jeu d’instructions – l’ensemble des commandes de base qu’un processeur peut exécuter – mis à disposition gratuitement. Cette approche tranche radicalement avec les architectures propriétaires qui dominent historiquement le marché. Jusqu’ici, la plupart des processeurs (qu’ils soient de type x86 chez Intel/AMD ou ARM pour les puces mobiles) reposent sur des jeux d’instructions fermés, contrôlés par quelques entreprises : les développeurs ou fabricants qui souhaitent les utiliser doivent payer des licences et se plier aux conditions imposées par le propriétaire de l’ISA. Impossible par exemple d’ajouter ses propres instructions à un processeur x86 ou ARM sans l’accord (et la coopération technique) du concepteur initial. RISC-V balaie ces entraves. Son jeu d’instructions est ouvert et extensible ; n’importe quel concepteur de puces peut l’implémenter, l’utiliser ou l’adapter sans redevance, ce qui libère le terrain pour de nouvelles initiatives. Ses créateurs le comparent volontiers à un standard ouvert de l’ère numérique, dans la lignée d’Internet ou d’USB, où chacun est libre de contribuer et d’innover. En ce sens, RISC-V peut être vu comme un véritable « commun numérique » du matériel : un socle technologique partagé, évolutif et collectif, à l’image de ce que représente Linux dans le monde des systèmes d’exploitation.
Un modèle ouvert pour innover sans entraves
Grâce à son modèle ouvert, RISC-V supprime de nombreux verrous à l’innovation. Puisque le jeu d’instructions est librement accessible, les ingénieurs peuvent modifier ou étendre l’architecture selon leurs besoins, sans demander la permission à un tiers. Par exemple, on peut ajouter des instructions spécialisées pour l’intelligence artificielle ou des modules dédiés à la sûreté sur une conception RISC-V, là où une architecture propriétaire aurait imposé ses limites. « Cette possibilité ouvre des perspectives dans un éventail d’applications très large, des plus petits microcontrôleurs (IoT) jusqu’au calcul haute performance (HPC) », souligne le professeur Loïc Lagadec, spécialiste français de l’architecture RISC-V. Conscients de ce potentiel, de nombreux acteurs industriels et académiques se sont engouffrés dans la brèche. Thales, par exemple, participe à l’Open Hardware Group et co-maintient un cœur de processeur RISC-V open source (CVA6) destiné aux applications critiques. Western Digital, géant du stockage, a décidé de migrer tous les contrôleurs de ses disques vers des cœurs RISC-V développés en interne : la société prévoit ainsi de déployer 2 milliards de cœurs RISC-V dans ses produits et a ouvert le design de son processeur “SweRV” à la communauté. De son côté, NVIDIA a progressivement remplacé les microcontrôleurs internes de ses cartes graphiques par des microcontrôleurs RISC-V personnalisés. Chaque GPU récent de NVIDIA embarque entre 10 et 40 petits cœurs RISC-V maison pour gérer l’alimentation, la sécurité ou le pilotage des unités de calcul ; au total, le constructeur prévoyait expédier environ un milliard de cœurs RISC-V en 2024 dans ses divers produits. Ces exemples illustrent l’effervescence collaborative autour de RISC-V. En étant un standard ouvert, RISC-V fédère aujourd’hui un écosystème mondial de contributeurs : plus de 4 000 membres adhèrent à l’organisation RISC-V International (entreprises, universités, centres de recherche…), laquelle anime plus de 75 groupes techniques travaillant à enrichir la norme. Résultat : on estimait fin 2023 que des dizaines de milliards de cœurs RISC-V circulaient déjà sur le marché, du simple capteur IoT aux disques SSD en passant par l’automobile. Cette dynamique s’auto-entretient grâce à une culture du partage : les avancées de chacun (nouvelles extensions, outils de développement, correctifs logiciels) profitent à l’ensemble de la communauté, accélérant l’innovation. « De plus en plus d’industries se tournent vers RISC-V pour innover plus vite en bénéficiant de cette culture de collaboration », résume Calista Redmond, la CEO de RISC-V International. En d’autres termes, RISC-V apporte au matériel le modèle du logiciel libre, libérant la créativité et la maîtrise technique de ses utilisateurs.
Enjeux de souveraineté : RISC-V au cœur d’une stratégie globale
L’ouverture de RISC-V ne séduit pas que les entreprises – loin s’en faut. Elle rejoint aussi des préoccupations géopolitiques et de souveraineté technologique croissantes. En Europe, où aucune architecture de processeur majeure n’est détenue localement, RISC-V apparaît comme une occasion unique de regagner du terrain. La Commission européenne a fait de l’open hardware un pilier de sa stratégie d’indépendance numérique : en mars 2025, le projet DARE (Digital Autonomy with RISC-V in Europe) a été lancé, avec 38 partenaires de 13 pays, pour développer les processeurs européens de prochaine génération sur base RISC-V. Doté de 120 millions d’euros, DARE doit livrer d’ici quelques années un CPU généraliste et des accélérateurs spécialisés (vectoriel pour le calcul scientifique, IA pour l’inférence) afin d’équiper les futurs supercalculateurs européens. « RISC-V est une architecture ouverte fondée sur des standards globaux. Cette ouverture va permettre à l’Europe de développer des technologies HPC souveraines, en favorisant un écosystème autonome et leader », explique le communiqué du programme EuroHPC. Anders Jensen, directeur de l’EuroHPC, va jusqu’à qualifier DARE de « jalon majeur pour la souveraineté numérique européenne », soulignant que l’initiative vise à concevoir des solutions **sécurisées, efficaces et *« European by design »* pour les défis à venir. Au-delà du calcul haute performance, l’Europe voit dans RISC-V un moyen de diminuer sa dépendance vis-à-vis des fournisseurs étrangers de semi-conducteurs : le projet EPI (European Processor Initiative) incluait déjà des cœurs RISC-V, et des entreprises comme SiPearl ou GreenWaves travaillent sur des puces RISC-V made in EU.
Du côté de la Chine, l’engouement pour RISC-V est encore plus stratégique. Ces dernières années, Pékin a subi des restrictions d’accès aux technologies de pointe (processeurs x86 d’Intel/AMD, cœurs ARM haut de gamme) dans le cadre des tensions commerciales avec les États-Unis. RISC-V s’est engouffré comme une solution de contournement : « Contrairement aux architectures propriétaires contrôlées par des entreprises occidentales, RISC-V permet aux firmes chinoises de concevoir leurs processeurs sans restrictions extérieures », rappelle un analyste de Tom’s Hardware. Le gouvernement chinois prépare même des directives officielles pour encourager l’adoption nationale de RISC-V, accompagnées de financements et d’avantages pour les acteurs locaux. Des poids lourds comme Alibaba (via sa filiale T-Head) ou Tencent investissent déjà dans des puces RISC-V, et des projets publics ambitieux comme Xiangshan visent à produire d’ici 2025 un processeur RISC-V haute performance maison. L’objectif affiché : bâtir une industrie des semi-conducteurs plus autosuffisante, en réduisant la dépendance aux technologies américaines. RISC-V devient ainsi un levier de souveraineté pour la Chine, tout en profitant des contributions de la communauté globale. Il faut noter que ce même mouvement suscite des réactions outre-Atlantique : à l’automne 2023, plusieurs élus américains ont publiquement exprimé leur inquiétude de voir la Chine « exploiter » l’ouverture de RISC-V pour combler son retard, appelant l’administration Biden à encadrer la collaboration des entreprises US sur ce terrain. « Le Parti communiste chinois développe une architecture open source pour contourner nos sanctions », a ainsi alerté le sénateur Marco Rubio, y voyant un risque de transfert technologique non maîtrisé. Ces pressions n’ont pas (encore) abouti à des restrictions concrètes, mais elles soulignent que RISC-V est devenu un enjeu géopolitique. D’un côté, son statut ouvert le place hors d’atteinte des contrôles d’exportation classiques : on ne peut “interdire” un concept publié librement, pas plus qu’on ne pourrait interdire l’usage d’Internet. De l’autre, si l’écosystème RISC-V se fragmentait entre blocs rivaux (par exemple via des extensions incompatibles), il pourrait perdre une partie de sa force d’unification. Pour l’heure, RISC-V reste neutre et transnational : son organisation de standardisation est basée en Suisse, et ses membres incluent aussi bien des Européens, des Américains que des Asiatiques. La souveraineté à l’ère du libre prend donc ici un visage complexe : RISC-V offre à chacun (pays, entreprise, communauté) l’opportunité de maîtriser davantage sa destinée technologique, mais cette autonomie partagée repose sur une collaboration mondiale continue.
RISC-V face à ARM et x86 : un nouveau concurrent ?
Alors que RISC-V gagne en visibilité, la question se pose : menace-t-il la suprématie des architectures ARM et x86 ? Sur le plan technique, RISC-V adopte comme ARM le principe RISC (jeu d’instructions réduit), ce qui promet simplicité et efficacité énergétique. Cependant, ARM et x86 ont des décennies d’avance en termes d’optimisation et d’écosystème logiciel. En 2024, plus de 250 milliards de puces ARM étaient déjà sorties des usines depuis la création de cette architecture dans les années 1980. RISC-V reste un petit poucet à côté : on évalue à une dizaine de milliards le nombre de cœurs RISC-V produits à ce jour. Mais la croissance de RISC-V est exponentielle et son modèle économique disruptif pourrait rebattre les cartes. Contrairement à ARM (dont l’utilisation implique des frais de licence et/ou l’achat de cœurs préconçus) et x86 (entièrement contrôlé par Intel et AMD sous licences croisées), RISC-V étant libre, il abaisse fortement les barrières à l’entrée. Pour une jeune entreprise qui souhaite lancer une puce innovante, partir d’un ISA RISC-V évite de débourser des millions en licences et offre une plus grande liberté de design. « RISC-V permet à de plus petits fabricants de concevoir du matériel sans payer de royalties, encourageant l’innovation et la concurrence », résume un livre blanc de ICS. Cette accessibilité séduit même les géants établis : Intel a annoncé en 2022 la création d’un fonds d’1 milliard de dollars pour soutenir l’écosystème RISC-V et prévoir la fabrication de puces RISC-V dans ses usines, en partenariat avec des startups du domaine. Qualcomm, leader des puces mobiles ARM, collabore avec des constructeurs automobiles européens autour de RISC-V, peut-être pour diversifier ses options face à l’omniprésence d’ARM. Et fin 2023, Google a officiellement porté Android (le système d’exploitation mobile le plus utilisé au monde) sur l’architecture RISC-V, signe qu’elle est envisagée sérieusement pour de futurs smartphones ou objets connectés.
En matière de performances, RISC-V est en train de combler son retard, sans encore détrôner les meilleurs. Les premières puces RISC-V haut de gamme pointent le bout de leur nez : la startup SiFive propose des cœurs 64-bit équivalents à des Cortex-A des dernières générations, et l’entreprise Ventana a dévoilé en 2023 un processeur RISC-V pour serveurs cadencé à 3,6 GHz, visant le marché des centres de données. En Chine, le projet Xiangshan et l’entreprise Alibaba travaillent sur des designs pouvant rivaliser avec des CPU de PC d’ici quelques années. Néanmoins, le chemin est encore long avant de voir un RISC-V détrôner un Intel Core ou un Apple M-series en calcul intensif. Linus Torvalds, le créateur de Linux, notait en 2024 que « RISC-V n’est pas encore au niveau de performance pour concurrencer les processeurs x86 ou ARM de dernière génération », estimant qu’il faudrait encore plusieurs années (voire une décennie) d’efforts pour, par exemple, jouer à un jeu vidéo AAA sur une puce RISC-V. Mais il ajoutait que le terrain était plus favorable aujourd’hui qu’à l’époque où ARM a démarré, car l’industrie a appris de ses erreurs : l’écosystème logiciel est plus ouvert, la compatibilité entre plates-formes mieux gérée, et de nombreux outils de développement sont déjà multi-architectures. En clair, RISC-V peut espérer rattraper plus vite le peloton, d’autant qu’il bénéficie du soutien d’acteurs qui portent rapidement les couches logicielles indispensables (compilateurs, systèmes d’exploitation, bibliothèques…) sur la nouvelle architecture. La compatibilité logicielle demeure un point crucial : pour détrôner les standards actuels, RISC-V doit pouvoir faire tourner la plupart des applications sans encombre. Sur ce front, les progrès sont constants : Linux fonctionne sur RISC-V depuis 2018, de même que les BSD, et des distributions majeures comme Debian ou Fedora ont des versions RISC-V. L’arrivée d’Android va encore élargir l’écosystème logiciel disponible. En parallèle, RISC-V International travaille à normaliser des profils et plateformes types pour éviter que la flexibilité de l’ISA n’entraîne une fragmentation excessive (c’est-à-dire des implémentations trop différentes les unes des autres). Cette démarche vise à garantir qu’un programme compilé pour RISC-V puisse tourner sur n’importe quel processeur conforme, à l’instar de ce qu’offrent x86 et ARM.
En somme, RISC-V est encore un outsider face aux duettistes ARM et x86, mais un outsider de plus en plus crédible. Plutôt que de les remplacer du jour au lendemain, il est probable qu’il cohabite d’abord sur des segments spécifiques (IoT, systèmes embarqués, accélérateurs dédiés) où sa souplesse fait merveille, tout en grignotant progressivement des parts de marché à mesure que ses capacités grandiront. Plusieurs analystes anticipent qu’à horizon 2025-2030, RISC-V s’imposera comme le « troisième écosystème » majeur des processeurs, aux côtés d’ARM et x86. Les mouvements stratégiques récents – comme le ralliement de MIPS Technologies (historique concepteur de l’architecture MIPS) qui a adopté RISC-V, ou l’annonce du support de CUDA (NVIDIA) sur RISC-V pour le calcul GPU – confirment que l’industrie se prépare à ce nouveau paradigme.
Des microcontrôleurs aux supercalculateurs : des usages en plein essor
Malgré sa jeunesse, RISC-V a déjà essaimé dans une multitude d’usages concrets. Du côté des microcontrôleurs et de l’embarqué, l’architecture a trouvé un terrain fertile : de nombreux fabricants de puces IoT proposent des microcontrôleurs 32-bit RISC-V à très bas coût, appréciés pour leur faible consommation et la possibilité de personnaliser certaines fonctions. Par exemple, le constructeur Espressif, connu pour ses modules Wi-Fi/Bluetooth ESP32, est passé d’un cœur Tensilica propriétaire à un cœur RISC-V 32-bit pour la nouvelle génération ESP32-C3, y gagnant en flexibilité logicielle (support natif de GCC, outilchain standard) et en indépendance vis-à-vis de son ancien fournisseur. Arduino, la célèbre plateforme open source, commercialise également des cartes équipées de microcontrôleurs RISC-V, démocratisant l’accès à cette architecture pour les makers et les étudiants. L’automobile est un autre domaine friand de RISC-V : les constructeurs y voient un moyen d’obtenir des puces sur mesure pour le traitement en temps réel (ADAS, capteurs, contrôle moteur) sans être liés aux roadmaps des fournisseurs habituels. Le groupe allemand BMW, via son centre de R&D, a par exemple testé des contrôleurs RISC-V pour des capteurs de prochaine génération, afin de pouvoir y incorporer des algorithmes spécifiques de fusion de données.
Dans les centres de données et le cloud, RISC-V fait ses débuts via des usages ciblés. Plutôt que de détrôner immédiatement les gros processeurs x86, on le retrouve dans des rôles spécialisés : Western Digital l’emploie dans ses contrôleurs de SSD et disques durs (pour gérer les opérations internes de stockage) avec à la clé des économies d’énergie et la suppression des royalties ARM. AWS (Amazon) a expérimenté des microcontrôleurs RISC-V dans ses serveurs pour piloter certaines fonctions basse consommation (gestion des cartes, sécurité, etc.). Surtout, l’architecture sert de base à des accélérateurs dédiés : la startup française GreenWaves propose un processeur RISC-V multi-cœurs optimisé pour l’intelligence artificielle embarquée (analyse d’images, audio) dans les objets connectés, délivrant beaucoup de calcul pour quelques milliwatts grâce à une conception parallélisée sur mesure. Dans le monde du HPC (calcul haute performance), l’année 2023 a marqué un jalon symbolique avec la mise en service de petits clusters de calcul 100% RISC-V pour des tests. Au Barcelona Supercomputing Center, par exemple, les chercheurs ont assemblé un cluster de 16 nœuds RISC-V pour valider les outils logiciels HPC (compilateurs, bibliothèques mathématiques, interconnexion réseau) en conditions réelles, en prévision des futurs supercalculateurs européens sur RISC-V. Les résultats sont prometteurs, même si les performances absolues restent modestes face aux mastodontes actuels : le cluster a exécuté avec succès des codes scientifiques classiques, prouvant la viabilité de l’écosystème logiciel HPC sur RISC-V, tandis que les prochaines puces conçues dans le cadre du projet DARE devraient grandement accroître la puissance disponible.
Les organismes gouvernementaux ne sont pas en reste pour adopter RISC-V. La NASA, par exemple, a misé sur cette architecture pour son nouveau processeur embarqué de vol spatial. Baptisé HPSC (High Performance Spaceflight Computer), cette puce développée par Microchip intègre 8 cœurs RISC-V 64-bit avec extensions vectorielles, et offre une puissance de calcul 100 fois supérieure à celle des ordinateurs actuels des engins spatiaux. Un tel saut permettra d’embarquer de l’IA à bord des sondes ou rovers (pour l’autonomie, la navigation, l’analyse scientifique en temps réel), là où jusqu’à présent les données devaient être renvoyées sur Terre pour être traitées. La NASA prévoit d’utiliser HPSC dans ses futures missions lunaires et martiennes, illustrant la confiance accordée à RISC-V pour des applications critiques en environnements extrêmes. En Inde, le gouvernement a lancé dès 2022 le programme Digital India RISC-V (DIR-V) pour stimuler la conception de processeurs nationaux sous architecture RISC-V et atteindre des premiers prototypes industriels dès 2023. Ce programme s’appuie sur les travaux de centres de recherche comme l’IIT Madras (projet Shakti) et implique des collaborations avec de grands noms (Intel, etc.), avec l’objectif affiché de faire de l’Inde un fournisseur mondial de System-on-Chip RISC-V pour mobiles, serveurs et automobiles. Là encore, la motivation allie souveraineté (avoir des IP locales, former une génération d’ingénieurs sur une techno ouverte) et opportunité économique sur un marché en croissance.
Au vu de ces usages foisonnants, il apparaît que RISC-V a su trouver sa place initiale en s’attaquant aux niches inexploitées ou en offrant des alternatives libres dans des secteurs en quête de contrôle accru. Il ne s’agit pas seulement d’une mode éphémère : les multiples retours d’expérience indiquent que, lorsqu’il est bien employé, RISC-V peut apporter des gains concrets – réduction de coûts de licence, efficacité énergétique optimisée via des designs sur mesure, indépendance vis-à-vis d’un fournisseur unique, etc. – tout en s’intégrant dans les flux existants (les outils de développement sont familiers, les systèmes d’exploitation peuvent suivre). Pour autant, l’adoption de RISC-V dans ces cas concrets s’accompagne d’une phase d’apprentissage et d’adaptation que chaque organisation doit gérer.
Limites et défis à relever
Si les promesses de RISC-V sont réelles, tout n’est pas rose pour autant dans le monde des processeurs libres. L’architecture doit encore surmonter plusieurs défis majeurs avant de pouvoir prétendre détrôner ses aînées sur tous les fronts. Le premier enjeu est d’ordre technologique et écosystémique : la maturité globale de l’écosystème RISC-V reste inférieure à celle d’ARM ou x86. Par exemple, certaines fonctionnalités avancées manquent encore à l’appel ou sont en cours de standardisation, ce qui peut freiner l’adoption dans des domaines pointus. Linus Torvalds pointait ainsi le risque de voir les concepteurs RISC-V répéter les erreurs du passé : selon lui, il faudra du temps et quelques itérations pour que les ingénieurs hardware et software alignent parfaitement leurs besoins, comme cela a été le cas pour ARM (qui a mis des années à offrir une plate-forme homogène pour les PC). De fait, l’un des reproches faits à RISC-V dans ses jeunes années concernait le manque de standardisation d’une plate-forme commune ( BIOS, interfaces d’interruption, etc.), rendant le portage de certains OS difficile. La situation s’améliore grâce aux efforts sur les profils ISA et les plateformes, mais cela reste un chantier en cours. Du côté logiciel, si les outils de base (compilateurs GCC/LLVM, Linux, etc.) sont compatibles, d’autres éléments de l’écosystème sont encore en développement : ainsi Android n’a commencé son support RISC-V qu’en 2023, et Windows de Microsoft n’existe pas (encore) en version RISC-V, ce qui écarte l’architecture de la majorité des PC de bureau pour l’instant. La compatibilité logicielle et la base applicative constituent donc un défi crucial : l’adoption large ne viendra que si les utilisateurs finaux peuvent faire tourner leurs applications favorites sur processeur RISC-V sans y penser.
Un second défi touche à la fragmentation potentielle de l’écosystème. Le paradoxe d’une architecture très ouverte, c’est que chacun peut être tenté de créer sa variante optimisée… au risque d’un manque d’homogénéité. Certes, le cœur du standard RISC-V est commun, mais l’ajout d’extensions propriétaires non partagées pourrait conduire à des incompatibilités entre puces RISC-V. Des voix dans l’industrie (y compris chez Arm Ltd., concurrent direct) n’ont pas manqué de souligner ce risque en le comparant à la fragmentation d’Android sur mobile. RISC-V International en est consciente et multiplie les garde-fous : processus de ratification des nouvelles extensions pour qu’elles soient ouvertes à tous, définition de profils garantissant qu’un logiciel donné pourra tourner sur tout processeur implémentant le même profil, et encouragement des grandes entreprises à contribuer aux standards plutôt que de forker dans leur coin. L’équilibre est délicat entre la liberté d’innover (ne pas brider la créativité des concepteurs) et la cohérence collective (éviter de fragmenter la base installée). À ce stade, l’écosystème semble tenir ce cap, notamment parce que de nombreux acteurs importants ont intérêt à la standardisation (un éditeur comme Google veut un Android uniforme sur RISC-V, un fondeur comme Intel veut pouvoir attirer de multiples clients sur une base commune, etc.). Il n’en demeure pas moins que la gouvernance ouverte de RISC-V devra rester vigilante pour éviter le scénario du « chacun pour soi » qui affaiblirait l’ensemble.
Un troisième défi est d’ordre industriel et économique. Adopter RISC-V, ce n’est pas automatiquement disposer d’un processeur compétitif : il faut encore le concevoir et le produire. Or, la conception de circuits intégrés de pointe est complexe et coûteuse. Le fait de partir d’une ISA libre fait certes économiser les licences, mais ne réduit pas la difficulté technique : pour rivaliser avec un CPU Intel à la pointe, il faut des ingénieurs chevronnés, des outils de conception EDA sophistiqués (eux-mêmes souvent propriétaires et coûteux), et accéder à des usines de fabrication au procédé le plus fin. En d’autres termes, la promesse de souveraineté de RISC-V ne sera tenue que si les investissements suivent pour développer une filière complète (du design à la fonderie). C’est pourquoi les initiatives publiques comme DARE en Europe ou DIR-V en Inde financent non seulement l’architecture en elle-même, mais aussi la montée en compétence des industriels et la création de prototypes sur silicium. À court terme, il est plus aisé pour beaucoup de commencer par des usages ciblés de RISC-V (par exemple un microcontrôleur simple ou un coprocesseur) que de prétendre tout refondre d’un coup. L’ascension de RISC-V passera donc par des étapes pragmatiques, avec possiblement des collaborations hybrides : on a vu ainsi émerger des systèmes combinant des cœurs ARM ou x86 classiques avec des cœurs RISC-V dédiés à certaines tâches, tirant parti de chaque force. Le modèle économique reste également à consolider pour les acteurs de RISC-V : beaucoup de conceptions sont open source, mises en commun via des fondations (Chips Alliance, OpenHW Group…), ce qui bouscule le modèle traditionnel de vente d’IP de processeur. Des entreprises comme SiFive, leader commercial de RISC-V, proposent un modèle mixte (cœurs standard pré-conçus vendus sous licence, tout en s’appuyant sur l’ISA ouverte). Il faudra voir si ce modèle s’avère durable face, par exemple, à Arm qui vit exclusivement de la vente de licences et compte bien défendre son terrain – quitte à mettre en avant ses décennies d’expertise et d’écosystème pour décourager la tentation du libre.
Enfin, un quatrième défi concerne la sécurité et la confiance. Paradoxalement, avoir un design ouvert permet de mieux auditer le matériel (détecter d’éventuelles failles ou portes dérobées), ce qui est positif pour la confiance, notamment dans les usages sensibles. Des projets comme OpenTitan (puce de sécurité open source soutenue par Google, utilisant un cœur RISC-V) misent sur cette transparence pour garantir l’intégrité des composants de sécurité. Cependant, la jeunesse de RISC-V fait que son historique de sécurité est moins étoffé : des vulnérabilités apparaîtront sans doute à mesure que l’architecture sera davantage scrutée et utilisée. Il faudra alors que la communauté réagisse vite pour les corriger et améliorer les designs, comme la communauté du logiciel libre l’a fait par le passé. Là encore, l’ouverture sera un atout si les processus de correction et de mise à jour sont bien huilés dans l’écosystème – ce qui implique coopération et réactivité entre industriels concurrents, un défi en soi. Notons également qu’en cas de succès massif de RISC-V, sa neutralité pourrait être mise à l’épreuve par des considérations politiques (cf. les velléités de restrictions américaines évoquées plus haut). Bien qu’il soit fondamentalement open source, un climat de méfiance extrême entre blocs géopolitiques pourrait aboutir à des tentatives de bifurcation de l’écosystème (par exemple un fork “non aligné” de RISC-V). Ce scénario est peu souhaitable – et peu probable à court terme vu l’interdépendance de la chaîne de valeur –, mais il rappelle que la technologie n’évolue jamais dans un vide politique.
Conclusion
Partie de l’ombre des laboratoires il y a à peine une décennie, RISC-V s’impose désormais comme une pierre angulaire potentielle du futur numérique, à la croisée de l’open source et de la souveraineté. Son concept d’architecture de processeur ouverte et libre de droits bouscule un secteur historiquement cadenassé par quelques acteurs. Comme nous l’avons exploré, RISC-V apporte une bouffée d’air frais : pour les ingénieurs, c’est la liberté de créer des processeurs taillés sur mesure ; pour les entreprises, c’est l’opportunité de réduire coûts et dépendances tout en rejoignant une communauté d’innovation partagée ; pour les États et les régions, c’est un chemin vers une plus grande maîtrise de technologies cruciales, en s’appuyant sur un commun mondial plutôt qu’une propriété étrangère. Les progrès réalisés en peu de temps sont impressionnants. Hier cantonné aux prototypes académiques, RISC-V équipe aujourd’hui des disques durs, des objets connectés, et s’attaque demain aux supercalculateurs exascales européens. L’analogie avec Linux n’est pas galvaudée : à l’instar du système libre qui a fini par conquérir serveurs, smartphones et embarqué, l’ISA libre RISC-V s’étend inexorablement, portée par une myriade de contributeurs et d’intérêts convergents.
Pour autant, l’histoire reste à écrire. RISC-V ne renversera pas ARM et x86 du jour au lendemain, et il devra prouver sa valeur sur le long terme, en particulier en matière de performances et de stabilité de l’écosystème. Son succès futur dépendra de plusieurs équations difficiles : réussir à fédérer la communauté sans brider l’innovation individuelle, convaincre les développeurs logiciels de porter massivement leurs applications, et démontrer sur le terrain une fiabilité au moins équivalente aux solutions en place. Complémentarité plutôt que remplacement brutal – c’est sans doute ainsi que RISC-V gagnera ses galons. On peut imaginer un futur proche où, dans un même produit, cohabitent harmonieusement des cœurs RISC-V pour certaines tâches dédiées et des cœurs d’architecture classique pour d’autres usages – le tout offrant le meilleur compromis de performance, de coût et de contrôle. À plus long terme, si les investissements se poursuivent, il n’est pas utopique de penser qu’un jour nos PC portables ou nos smartphones pourront être propulsés par des processeurs 100% RISC-V, conçus sur mesure pour nos besoins, avec toute la chaîne logicielle adaptée. Cette perspective, synonyme de démocratisation du hardware (tout comme le logiciel libre a démocratisé le développement logiciel), enthousiasme les partisans du libre tout autant qu’elle inquiète les acteurs en place.
En définitive, RISC-V incarne une vision alternative de l’innovation technologique : plus ouverte, plus partagée, et potentiellement plus équilibrée en termes de pouvoir industriel. Son essor s’inscrit dans une tendance de fond à la recherche de communs numériques qui redonnent la main aux utilisateurs et aux communautés. L’architecture aura réussi son pari si, d’ici quelques années, elle devient invisible pour le grand public – c’est-à-dire simplement une option naturelle et répandue, comme peut l’être aujourd’hui l’open source dans les logiciels. Le chantier est immense, les obstacles réels, mais la dynamique est enclenchée. Et au vu de l’énergie déployée par ses soutiens, RISC-V a toutes les chances de transformer l’essai et d’inscrire durablement le « libre » au cœur des processeurs de demain.
Sources
- Communiqué EuroHPC – Advancing European Sovereignty in HPC with RISC-V (EuroHPC JU, 6 mars 2025)
- Article Tom’s Hardware – China’s push for chip independence continues with its first RISC-V CPU (2023)
- Nellis S. & Cherney M., Reuters – RISC-V technology emerges as battleground in US-China tech war (7 oct. 2023)
- Article VentureBeat – How RISC-V has become a viable third processor architecture (D. Takahashi, 18 déc. 2022)
- Blog Inria – RISC-V open-source microprocessor: what opportunities… (10 oct. 2022)
- Blog CHIPS Alliance – Western Digital SweRV Cores (Antmicro, 10 juil. 2020)
- Article Tom’s Hardware – Nvidia to ship a billion RISC-V cores in 2024 (A. Shilov, 24 oct. 2024)
- Communiqué RISC-V International – RISC-V Marks Banner Year for Adoption… (7 nov. 2023)
- Communiqué RISC-V International – Significant Growth in 2022… (13 déc. 2022)
- Press Release PIB (Inde) – India launches Digital India RISC-V Program (DIR-V) (27 avr. 2022)
- Communiqué Microchip – Microchip Unveils 64-bit Space Compute (HPSC) MPU (9 juil. 2024)
- Interview de Linus Torvalds – Tom’s Hardware (J. Morales, 12 juil. 2024)
